インテルがマイクロチップを再発明、トランジスタが3D化

ビジネスとIT

インテルは、画期的な新製品の商用導入を発表しました…

本日サンフランシスコで行われたイベントにおいて、インテルはここ数年で最も重要な半導体ニュースのひとつを発表した。同社の次期22nmプロセッサは、あらゆるコンピュータチップの最も基本的な構成要素であるトランジスタの設計に根本的な変更を加えるという。

インテルは10年以上にわたって新しいトランジスタの研究を続けており、同社は2002年に初めてこの設計における大きな進歩を発表しました。その後数年にわたって少しずつ発表が行われ、新しいトランジスタは、数ある可能性の中の1つの方向性から、インテルの全製品ラインの正式な将来としての地位を確立するまでに進化しました。

この短い記事では、Intelが発表した「トライゲート・トランジスタ」について、できる限り詳しく説明します。半導体物理学は私の得意分野ではないので、訂正、説明、ご意見などがあれば歓迎します。また、この記事では本日発表された「3D」の部分のみに焦点を当てています。高誘電率誘電体など、22nmプロセスのその他の特徴については触れていません。（そのため、スライドで意味が分からない用語を見つけた場合は、無視するか、関連リンクをクリックして詳細を確認してください。）

しかし、Intel のトランジスタ設計の新機能について詳しく説明する前に、まず従来のトランジスタの仕組みを確認する必要があります。

平面トランジスタとリーク電流

上の図を見ると、従来の「プレーナー型」トランジスタ（マイクロチップ時代の黎明期に初めて発明され、今日の発表まで主流だったタイプ）が、ソース、ドレイン、ゲートという3つの主要部分で構成されていることがわかります。（これは実際にはトランジスタの一種であるMOSFETですが、ここではあまり深く掘り下げないことにします。）

この装置は奇妙に見えるかもしれませんが、実際には単なる電気スイッチです。ソースとドレインは、標準的な電気コンセントの2つのスロットと考えてください。導線（コートハンガーなど）を両方のスロットに差し込むと回路が閉じ、電流が流れます（火花が散ったり、肌が焦げたりするなど、様々な問題がありますので、自宅では試さないでください）。トランジスタの基板は、電気を通したり通さなかったりできる魔法の導線のようなもので、ゲートは導線の導通・非導通を制御するスイッチです。

トランジスタのゲートを形成する金属板に電圧が印加されると、ソースとドレインの間にある半導体材料の小さなストリップ（魔法のワイヤー）が絶縁体から導体へと変化し、スイッチが「オン」になり、ソースからドレインへ電流が流れます。電圧が除去されると電流は流れなくなります…少なくとも、スイッチがオフのときは電流は流れなくなるはずです。しかし実際には、微量の電流がソースとドレインの間に常に流れています。このいわゆる「リーク電流」は貴重な電力を浪費し、トランジスタの小型化と数の増加に伴い、さらに大きな問題となります。

まとめると、基本的な考え方は、トランジスタは、2 つの「電極」の間にある小さな絶縁材に電圧が加えられると、魔法のように導体に変形して回路を閉じることで動作するスイッチであるということです。

同じものの別の図を見てみましょう。

あの小さな青い帯、つまり反転層は、ゲート付近にある材料の領域で、電圧をかけると導電体になります。繰り返しますが、ゲートは小さな金属板で、その板に電圧をかけると、そのすぐ上に挟まれた半導体材料の層が導電体になります。

さて、トランジスタのゲートが小さくなると、あの小さな青い導電材料の細片も当然小さくなり、その細片が小さくなるにつれて、そこを流れる電流も少なくなります。ゲートと反転層が22nmの加工寸法のように非常に小さくなると、スイッチがオンの時にほんのわずかな電子しか流れなくなります。しかし、スイッチがオフの時にも既に微量の（リーク）電流が流れているため、結果としてスイッチはオフの時もオンの時もほぼ同じに見えます。これは良くありません。なぜなら、スイッチの「オン」と「オフ」を切り替えることで、チップは2進数の1と0を伝送しているからです。

この問題を解決するには、主に2つの方法があります。1) リーク電流を減らす、2) 青い導電ストリップにより多くの電子を流す、あるいはその両方です。Intelの新しい設計は、この両方の要素を少しずつ取り入れていますが、ここでは2つ目の方法に焦点を当てます。なぜなら、この進歩の新機能と重要な点の大部分は、この方法によって説明できるからです。

あの小さな青いストリップにもっと多くの電子を通過させるには、2つの方法があります。まず、最も明白な方法は、ゲートに印加する電圧を上げて反転層の導電性をさらに高めることです。しかし、電圧を上げると消費電力が増加するため、これは理想的ではありません。

もう一つのアプローチ、つまりより良い方法は、青いストリップをさらに大きくする方法を見つけることです。青いストリップが大きくなれば、より多くの電流を流すことができ、より低い電圧でそれを実現できます。つまり、ストリップ自体が大きく、より多くの電流を流せるため、その小さな材料のストリップからより多くの導電性を引き出すためにゲートの電圧をそれほど高くする必要はありません。

インテルは、この 2 番目のアプローチを採用し、チップメーカーはゲートを 3 次元に拡張することでこれを実現しました。

三次元へ

上記の3次元トライゲートトランジスタでは、半導体材料と接触するゲート表面積が広く、電流が流れる青色反転層も広くなっています。これにより、トランジスタの「オン」状態と「オフ」状態の差がはるかに大きくなり、明確なオンとオフの連続を生成しながら、トランジスタの状態切り替え速度が大幅に向上します。

あるいは、チップの周波数を上げることにそれほど興味がなく、むしろ消費電力を抑えたい場合は、ゲートに印加する電圧を下げることで、この新しい構造を活用できます。確かに、ゲートに隣接する青色反転層の導電性は低下しますが、電子を運ぶための領域が増えるため、スイッチがオンのときに同じ量の電流を流すことができます。

そこに突き出ている中央部分は「フィン」と呼ばれます。Intelがゲートと反転層のサイズをさらに拡大したい場合、このアプローチでは単一のゲートの下に複数のフィンを追加することで、トランジスタ密度を犠牲にしてパフォーマンスと消費電力を向上させることができます。

結果

結局のところ、ゲートを3次元に拡張することの利点は、チップの周波数を上げるか、消費電力を下げるか、あるいはその両方を非常に簡単に組み合わせることができることです。この関係は下のグラフに視覚的に表されています。「ゲート遅延」を「CPUクロック速度の逆数」と考えれば、その要点が理解できるでしょう。

トライゲートトランジスタ vs. プレーナートランジスタクレジット: Intel

インテルは、22nmトライゲートトランジスタは、32nmプレーナ型トランジスタと比較して、電圧レベルに応じて18～37%のスイッチング速度を実現していると主張しています。電圧面から見ると、この新設計はアクティブ電力を最大50%削減できます。

これらはパフォーマンスと効率性において非常に大きな飛躍であり、Intelの「22nmプロセスでスマートフォンにx86を搭載」という夢の実現に大きく貢献するでしょう。Intelは再び、その半導体製造能力が業界で比類のないものであることを証明しました。AtomとARMのどちらを評価されるかはさておき、これは大きな進歩であり、Intelはこれまで以上に競合他社に差をつけることになります。

Intelの次期22nm Ivy Bridgeプロセッサは、この新技術を採用する予定です。また、同社の低消費電力Atomプロセッサの将来バージョンにも採用される予定です。このアプローチにより、Atomの電力効率は大幅に向上するはずです。消費電力の絶対値でAtomが最終的にARMの領域に追いつくかどうかは推測できませんが、確実にARMに近づくでしょう。

155件のコメント