A4とA8：iPadの頭脳の秘密

ほとんどの企業は、莫大な費用をかけて複雑なチップを設計する際、そのことを皆に公表します。SunやIBMのように、自社のコンピュータにしかチップが使われていない企業でさえ、新しいプロセッサを搭載した製品が市場に出るずっと前に、その詳細を明らかにします。これはゲーム機、あらゆる種類のSoC、PCチップ、そして半導体業界の他のほとんどの企業に当てはまります。しかし、Appleはそうではありません。

先月のiPad発表以来、このデバイスを動かすアプリケーションプロセッサについて一般の人が知っているのは、2文字の「A4」という名前だけです。それ以外の詳細は極秘扱いされており、この秘密主義は様々な憶測を巻き起こしました。中には妥当なものもあれば、全く的外れなものもありました。

なぜAppleはA4についてこれほど秘密主義を貫いているのでしょうか？なぜISSCCでこのデバイスに関する論文を発表したり、ホワイトペーパーを公開したりしないのでしょうか？

これらの疑問の答えは分かりませんが、A4について私が知っていることを踏まえると、理由は二つあるのではないかと思います。まず、これはあくまで私の推測ですが、スティーブ・ジョブズは秘密が大好きなんです。A4は間違いなく彼に「誰にも知られていない、自分だけのカスタムSoCを持っている」という特別な感覚を与えているのでしょう。正直に言えば、誰もがその感覚を味わいたいと思いませんか？私もそう思います。

Appleが沈黙している2つ目の理由、そしておそらく最もありそうな理由は、A4が特に目立つものではないということだ。そして、この2つ目の点については、私も多少は知っている。もしAppleがA4に何が搭載されているかを明かしたら、iPadが何を搭載しているかよりも、チップが何を搭載していないかに焦点が当てられるだろう。

A4に出会う

発表イベントでiPadが動作している動画やレポートを視聴した際、このデバイスはアウトオブオーダーCortex A9、もしかしたらデュアルコア版を搭載しているのではないかと確信していました。しかし、A4は1GHzのカスタムSoCで、Cortex A8コアを1基とPowerVR SGX GPUを搭載していることが判明しました。A4がA8コアを1基搭載しているという事実は公表されていませんが、複数の情報源から、それぞれ異なる理由でこれが事実であると確信していると聞きました。（もっと具体的に説明できれば良いのですが、残念ながらできません。）

全体として、A4は市場に登場している他のCortex A8ベースSoCとほぼ同等ですが、A4はさらにハードウェアが少ないという点が異なります。iPadはI/Oがそれほど多くないため、A4自体も不要なI/Oを削減できます。一方、一般的なCortex A8ベースSoCは、携帯電話で使用できる以上のI/Oハードウェアを搭載しています。これは、どの顧客がどのタイプのインターフェースを必要とするかは予測できないためです。

例えば、上記に示したFreescale i.MX51のようなA8ベースのSoCには、赤外線ブロック、シリアル通信（RS232など）用のUARTブロックが3つ、USBブロックが4つ、キーパッドコントローラなどが搭載されています。これらのうち、iPadに必要なのはUSBポートとシリアル接続用のUARTポートがそれぞれ1つずつで、どちらも30ピンコネクタに接続されています（iPhoneと同じ30ピンコネクタだと仮定した場合）。マルチタッチ入力コントローラは、USBポートまたはシリアルポートを介してチップと接続します（STM32TS60のデータシートを確認したところ、USBとシリアルの両方に対応していました）。そのため、おそらく別のポートが用意されているのでしょう。

Apple の 30 ピンコネクタは TV 出力をサポートしていますが、このデバイス用の外部ディスプレイ接続は発表されていないため、SoC が一般的な TV 出力 I/O ブロックと、関連するセカンダリディスプレイのサポートを放棄している可能性があります。(ビデオ出力はあります。この詳細を見逃したことをお詫びします。)

A4ではおそらく省略されている、もう一つの一般的なSoCブロックは、静止画および動画カメラのサポートに関連するものです。AppleのiPadは、Cortex A8搭載デバイスの中でカメラを内蔵していない唯一の製品である可能性が高いため、Appleは専用の画像処理ブロックをいくつか廃止したと考えられます。

AppleがA4に何を搭載しなかったのかを推測するのは楽しいことですが、究極的なポイントは次のようになります。底面に30ピンコネクタが1つしかなく、カメラも内蔵されていないA4は、スマートフォンやスマートブック向けの同等のチップに比べて、I/Oサポートがはるかに少なくて済みます。つまり、A4はGPU、CPU、メモリインターフェースブロック（NANDとDDR）、おそらくセキュリティハードウェア、システムハードウェア、そしていくつかのI/Oコントローラだけで構成されているということです。市販のSoCでは実現できないほど、無駄を省き、無駄のない設計となっています。

PA Semi の役割は何でしたか?

では、AppleがA8のライセンスを取得しただけで、カスタムCPUコアを設計しなかったとしたら、PA Semiの買収の目的は何だったのでしょうか？この疑問への答えは依然として不明です。

Appleは2008年4月下旬にPA Semiを買収しました。ARMv7アーキテクチャをベースにした新しいコア設計を行うには、わずか1年強では到底足りません。QualcommのScorpionコアは、A8に匹敵するARM v7のカスタム実装ですが、より広いSIMDエンジンとより深いパイプラインを備えており、数年にわたるプロジェクトでした。AppleがScorpionに匹敵するものを開発していることは容易に想像できますが、完成にはしばらく時間がかかるでしょう。

彼らが A4 の設計に関与していたとすれば（そして彼らが関与していたかどうかはまだ 100% 明らかではない）、PA Semi チームが A4 に対して最も大きく貢献したのは動的電力最適化の領域であった可能性が高い。

PA Semi チームが 2005 年後半に発表した PWRficient チップは、電力ゲーティングとクロックゲーティングを広範に使用することで、驚異的なレベルの効率を達成しました。電力ゲーティングは、チップの使用されていない部分をシャットダウンする比較的単純な手法です。ただし、チップを個別にスリープ状態にしたり復帰したりできるブロックに分割する必要があるため、実際の実装は思ったよりも困難です。また、スリープ状態の開始と終了に伴う余分な遅延によってチップ全体のタイミングが台無しにならないように、これらのブロックのサイズと配置を調整する必要があります。これらの遅延とタイミングの問題により、高速プロセッサに電力ゲーティングを実装することは困難です。そのため、PWRficient プロセッサで使用された電力ゲーティングの量は、高性能プロセッサとしては驚くべきものでした。

クロックゲーティングはPWRficientが広く採用しているもう一つの手法ですが、独自の課題も伴います。クロック分配ネットワークは、現代のSoCにおける動的消費電力の最大半分を占めることがあります。クロックゲーティングは、特定の瞬間にクロックを必要としないチップ部分へのクロック供給を遮断することで、クロックツリーを整理する手法です。

A4がこれら2つの技術をどの程度採用しているかは、Appleが大きな発表をするまでは明らかになりませんし、もしかしたら発表されないかもしれません。しかし、たとえ現行のA4でこれらの技術が広範囲に採用されていないとしても、将来のプロセッサのイテレーションや派生モデルでは、これらの技術がより大きな割合を占める可能性が非常に高いでしょう。

86件のコメント